(12)特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関 国際事務局



. I TOTAL BURGUN DE BURGUN DE BURGUN DE BURGUN B

(43) 国際公開日 2004 年1 月29 日 (29.01.2004)

PCT

(10) 国際公開番号 WO 2004/010497 A1

(51) 国際特許分類7:

H01L 23/12

(21) 国際出願番号:

PCT/JP2002/007513

(22) 国際出願日:

J.

2002 年7 月24 日 (24.07.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

- (71) 出願人 (米国を除く全ての指定国について): 三菱電機株式会社 (MITSUBISHI DENKI KABUSHIKI KAISHA) [JP/JP]; 〒100-8310 東京都千代田区丸の内ニ丁目2番3号 Tokyo (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 二宮 圭治 (NI-NOMIYA,Keiji) [JP/JP]; 〒100-8310 東京都 千代田区


丸の内二丁目2番3号三菱電機株式会社内 Tokyo (JP). 伊東 健治 (ITOH,Kenji) [JP/JP]; 〒100-8310 東京都 千代田区 丸の内二丁目2番3号三菱電機株式会社内 Tokyo (JP). 上馬 弘敬 (JOBA,Hiroyuki) [JP/JP]; 〒100-8310 東京都千代田区 丸の内二丁目2番3号三菱電機株式会社内 Tokyo (JP).

- (74) 代理人: 吉田 茂明, 外(YOSHIDA,Shigeaki et al.); 〒 540-0001 大阪府 大阪市 中央区城見 1 丁目 4番70号 住友生命OBPプラザビル10階 Osaka (JP).
- (81) 指定国 (国内): CN, JP, US.
- (84) 指定国(広域): ヨーロッパ特許 (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, SK, TR).

[続葉有]

(54) Title: SEMICONDUCTOR DEVICE

(54) 発明の名称: 半導体装置



(57) Abstract: A semiconductor device especially comprising ground terminals and a plurality of signal terminals arranged on the periphery thereof in which the performance is enhanced. Ground terminals (5, 35) connected with a function block (11) are isolated from ground terminals (6, 36) connected with a function block (12). Since a ground potential being applied to one function block through the ground terminal is insusceptible to the magnitude of a current flowing through the other function block, performance of each function block is enhanced and thereby performance of the semiconductor device is enhanced.

(57) 要約: 本発明は半導体装置に関し、特に、グランド端子と、その周辺に配置された複数の信号端子とを備える 半導体装置において、その性能を向上させる技術を提供することを目的とする。そして、上記目的を達成するため に、機

WO 2004/010497 A

添付公開書類:

一 国際調査報告書

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

明 細 書

半導体装置

技術分野

本発明は半導体装置に関し、特に、グランド端子と、その周辺に配置された複数の信号端子とを備える半導体装置に関する。

背景技術

図11は従来の半導体装置101の構造を示す平面図であって、その底面から見た際の外観を示している。また、図12は従来の半導体装置101の構成を示すブロック図であって、簡単のために図11に示す電源端子107及び信号端子104の記載は省略している。

図11,12に示すように、従来の半導体装置101は、複数の機能ブロックから構成される半導体集積回路110と、その半導体集積回路110を収納するパッケージ102と、パッケージ102から露呈している、一つのグランド端子105、複数の信号端子104及び電源端子107とを備えている。

半導体集積回路110は、例えばデジタル回路である機能ブロック111と、例えばアナログ回路である機能ブロック112とを備えている。機能ブロック111には、その動作基準となる接地電位が与えられる電極(以後、「電極111a」と呼ぶ)が設けられており、機能ブロック112には、その動作基準となる接地電位が与えられる電極(以後、「電極112a」と呼ぶ)が設けられている。

パッケージ102は、半導体装置101の外形106を形成するモールド樹脂103から成る。そのモールド樹脂103は、グランド端子105、電源端子107及び信号端子104を露出させつつ、グランド端子105と、電源端子107と、信号端子104とを封止している。

グランド端子105、電源端子107及び信号端子104は、パッケージ102の底面に設けられており、電源端子107と各信号端子104とはグランド端子105の周辺に配置されている。グランド端子105は、図12に示すように、パッケージ102の内部で、上述の電極111a及び電極112aに電気的に接

続されており、半導体装置101の外部からグランド端子105に接地電位12 0が与えられる。これにより、グランド端子105と各機能ブロック111,1 12とが電気的に接続され、各機能ブロック111,112には、グランド端子 105を介して、それらの動作の基準となる接地電位が与えられる。

信号端子104は、図12には図示していないが、パッケージ102の内部で、 機能プロック111または機能ブロック112に電気的に接続されている。機能 ブロック111に接続されている、ある信号端子104には、半導体装置101 の外部から、例えばデジタル回路の動作の基準となるクロック信号やその他の入 力信号が与えられ、その結果、外部からの入力信号が機能ブロック111に供給 される。また、機能ブロック111に接続されている他の信号端子104には、 機能ブロック111からの出力信号が供給される。これにより、半導体装置10 1の外部の装置が、機能ブロック111からの出力信号を受け取ることができる。 機能ブロック112に接続されている、ある信号端子104には、半導体装置 101の外部から、例えばアンテナ(図示せず)で受信された高周波信号が与え られ、その結果、その髙周波信号が機能ブロック112に供給される。また、機 能ブロック112に接続されている他の信号端子104には、機能ブロック11 2からの出力信号が与えられる。なお以後、半導体装置101の外部から信号が 与えられる信号端子104を「入力信号端子104」、機能ブロック111,1 12からの出力信号が与えられる信号端子104を「出力信号端子104」と呼 ぶ場合がある。

電源端子107は、図12には図示していないが、パッケージ102の内部で、機能ブロック111及び機能ブロック112に電気的に接続されており、半導体装置101の外部から、半導体集積回路110が動作するために必要な電源、例えばプラス電位が与えられる。これにより、各機能ブロック111,112には、電源端子107を介して電源が与えられ、グランド端子105を介して与えられた接地電位を基準に、各機能ブロック111,112は動作する。

半導体集積回路110が動作すると、機能ブロック111,112には、それぞれ電流 I111, I112が流れる。これらの電流 I111, I112は、電源端子107、入力信号端子104あるいは出力信号端子104から、グランド

端子105に流れる。

グランド端子105に電流I111, I112が流れると、グランド端子105の、抵抗やインダクタンスなどのインピーダンス115によって、半導体装置101の外部からグランド端子105に与えられた接地電位120と、電極111a, I12aに実際に与えられている接地電位との間に電位差を生じる。グランド端子105には、電流I111, I112の両方が流れるため、この電位差は、各電流I111, I112の大きさによって変化する。つまり、機能ブロック111, I12の一方の機能ブロックに与えられる接地電位は、自分自身に流れる電流の大きさのみならず、他方の機能ブロックに流れる電流の大きさによっても変動する。従って、一方の機能ブロックの性能が、他方の機能ブロックに流れる電流の大きさによっても変動する。従って、一方の機能ブロックの性能が、他方の機能ブロックに流れる電流の大きさによっても変動する。従って、一方の機能ブロックの性能が、他方の機能ブロックに流れる電流の大きさによって劣化し、これにより半導体装置101全体としての性能が劣化することがあった。

発明の開示

本発明は、上記のような問題を解決するために成されたものであり、半導体装置の性能を向上させる技術を提供することを目的とする。

本発明に係る半導体装置の第1の態様は、第1の機能ブロックと、第2の機能ブロックとを有する半導体集積回路と、前記半導体集積回路を収納するパッケージと、前記パッケージから露呈したグランド端子及び信号端子とを備え、前記グランド端子は、互いに分離されている第1,2のグランド端子を含み、前記信号端子は、前記グランド端子の周囲に配置されている複数の第1の信号端子を含み、前記第1のグランド端子は、前記第1の機能ブロックと電気的に接続され、前記第2のグランド端子は、前記第2の機能ブロックと電気的に接続されているものである。

本発明に係る半導体装置の第2の態様は、前記第2のグランド端子は、前記第 1のグランド端子を取り囲んでいるものである。

本発明に係る半導体装置の第3の態様は、前記信号端子は第2の信号端子を更に含み、前記第2のグランド端子は、前記第2の信号端子をも取り囲んでいるものである。

本発明に係る半導体装置の第1の態様によれば、第1の機能ブロックに接続さ

れている第1のグランド端子が、第2の機能ブロックに接続されている第2のグランド端子から分離しているため、一方の機能ブロックにグランド端子を介して与えられる接地電位が、他方の機能ブロックに流れる電流の大きさによって変動することが無い。その結果、第1,2の機能ブロックのそれぞれの性能が向上し、半導体装置の性能が向上する。

本発明に係る半導体装置の第2の態様によれば、第2のグランド端子が第1のグランド端子を取り囲んでいるため、第1のグランド端子の電位が、第1の信号端子での電位の変化の影響を受けにくくなる。

本発明に係る半導体装置の第3の態様によれば、第2のグランド端子が第2の信号端子をも取り囲んでいるため、第1のグランド端子のみならず、第2の信号端子の電位も、第1の信号端子での電位の変化の影響を受けにくくなる。

この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

図面の簡単な説明

- 図1は、本発明の実施の形態1に係る半導体装置の構造を示す平面図である。
- 図2は、本発明の実施の形態1に係る半導体装置の構成を示すブロック図である。
 - 図3は、本発明の実施の形態1に係る半導体装置の構造を示す平面図である。
 - 図4は、本発明の実施の形態1に係る半導体装置の構造を示す断面図である。
 - 図5は、本発明の実施の形態2に係る半導体装置の構造を示す平面図である。
 - 図6は、本発明の実施の形態2に係る半導体装置の構造を示す平面図である。
 - 図7は、本発明の実施の形態2に係る半導体装置の構造を示す断面図である。
 - 図8は、本発明の実施の形態3に係る半導体装置の構造を示す平面図である。
 - 図9は、本発明の実施の形態3に係る半導体装置の構造を示す平面図である。
 - 図10は、本発明の実施の形態3に係る半導体装置の構造を示す断面図である。
 - 図11は、従来の半導体装置の構造を示す平面図である。
 - 図12は、従来の半導体装置の構成を示すブロック図である。

発明を実施するための最良の形態

1. 実施の形態1

図1,3は本発明の実施の形態1に係る半導体装置1の構造を示す平面図であって、図4は図3に示す矢視III-IIIにおける断面図である。図1は底面から見た際の外観を示しており、図3は上面から見た際の内部を示している。なお図3では、半導体装置1の内部の構造を示すために、図1に示すモールド樹脂3の記載を省略し、半導体装置1の外形7を破線で示している。

また、図2は本実施の形態1に係る半導体装置1の構成を示すブロック図であって、簡単のために図1に示す電源端子8及び信号端子4の記載を省略している。図1~4に示すように、実施の形態1に係る半導体装置1は、複数の機能ブロックを有する半導体集積回路10と、その半導体集積回路10を収納するパッケージ2と、パッケージ2から露呈しているグランド端子66、複数の信号端子4及び一つの電源端子8を備えている。

半導体集積回路10は半導体チップ21上に形成されており、例えば二つの機能ブロック11,12を備えてる。機能ブロック11は例えばデジタル回路で構成されており、機能ブロック12は例えばアナログ回路で構成されている。具体的には、例えば、実施の形態1に係る半導体装置1をデジタル変調信号の受信機に採用する場合には、機能ブロック12は、受信信号から希望信号を取り出すフィルタ回路や、そのフィルタ回路の出力を増幅するアンプ回路などを含むアナログ回路で構成されており、機能ブロック11は、復調されたデジタル信号に対して誤り訂正などを行う複合器などを含むデジタル回路で構成されている。

図3に示すように、半導体チップ21の上面において、機能ブロック11が形成されている領域(図示せず)には、機能ブロック11の動作基準となる接地電位が与えられる電極25が設けられており、機能ブロック12が形成されている領域(図示せず)には、機能ブロック12の動作基準となる接地電位が与えられる電極26が設けられている。そして、図4に示すように、半導体チップ21は、その下面で絶縁基板22に接合されている。絶縁基板22は、例えば、ガラスエポキシ基板や、テフロン基板である。

半導体装置1のパッケージ2は、図1に示すように、半導体装置1の外形7を 形成するモールド樹脂3から成る。グランド端子16は、互いに分離されている グランド端子5,6で構成されており、そのグランド端子5,6は互いに隣り合 って配置されている。そして、グランド端子16、電源端子8及び信号端子4は、パッケージ2の底面に設けられており、電源端子8及び信号端子4は、グランド端子16の周辺に配置されている。

図3,4に示すように、各グランド端子5,6には、半導体チップ21が接合された絶縁基板22が、半導体チップ21とは反対側で接合されている。つまり、グランド端子5,6には、絶縁基板22及び半導体チップ21がこの順で搭載されている。

各グランド端子5,6は、例えば、金属から成る四角形の薄板である。図2~4に示すように、グランド端子5,6は、パッケージ2の内部で、それぞれ半導体チップ21の電極25,26に、アルミワイヤ23で接合されている。これにより、グランド端子5と機能ブロック11とが電気的に接続され、グランド端子6と機能ブロック12とが電気的に接続される。

図2に示すように、各グランド端子5,6には、半導体装置1の外部から接地電位が与えられ、その結果、各機能ブロック11,12に、それらの動作の基準となる接地電位が与えられる。

信号端子4は、例えば、金属から成る四角形の薄板である。図2~4には図示していないが、半導体チップ21の上面の周辺には、機能ブロック11,12からの出力信号が与えられる電極、あるいは半導体装置1の外部からの信号を機能ブロック11,12に与えるための電極が設けられている。そして、信号端子4は、その電極にアルミワイヤで電気的に接続されている。これにより、信号端子4は、パッケージ2の内部で、機能ブロック11または機能ブロック12に電気的に接続される。

機能ブロック11に接続されている、ある信号端子4には、半導体装置1の外部から、例えばデジタル回路の動作の基準となるクロック信号やその他の入力信号が与えられ、その結果、外部からの入力信号が機能プロック11に供給される。また、機能ブロック11に接続されている他の信号端子4には、機能ブロック11からの出力信号が与えられる。これにより、半導体装置1の外部の装置が、機能ブロック1からの出力信号を受け取ることができる。

機能プロック12に接続されている、ある信号端子4には、半導体装置1の外

部から、例えばアンテナ(図示せず)で受信された高周波信号が与えられ、その結果、その高周波信号が機能ブロック12に供給される。また、機能ブロック12に接続されている他の信号端子4には、機能ブロック12からの出力信号が与えられる。なお以後、半導体装置1の外部から信号が与えられる信号端子4を「入力信号端子4」、機能ブロック111,112からの出力信号が与えられる信号端子4を「出力信号端子4」と呼ぶ場合がある。

電源端子8は、例えば、金属から成る四角形の薄板である。図2~4には図示していないが、半導体チップ21の上面には、半導体装置1の外部から機能ブロック11,12に電源を供給するための電極が設けられている。そして、電源端子8は、その電極にアルミワイヤで電気的に接続されている。これにより電源端子8は、パッケージ2の内部で、機能ブロック11及び機能ブロック12に電気的に接続される。

電源端子8には、半導体装置1の外部から、半導体集積回路10が動作するために必要な電源、例えばプラス電位が与えられる。その結果、各機能ブロック11,12には、電源端子7を介して電源が与えられる。これにより、機能ブロック11は、グランド端子5を介して与えられた接地電圧を基準に動作し、機能ブロック12は、グランド端子6を介して与えられた接地電圧を基準に動作する。

モールド樹脂 3 は、図 1 、4 に示すように、グランド端子 5 、6 、電源端子 8 及び信号端子 4 を露出させつつ、半導体チップ 2 1 、絶縁基板 2 2 、グランド端子 5 、6 、電源端子 8 、信号端子 4 及びアルミワイヤ 2 3 を封止している。

上述のように、半導体装置1の外部から、半導体集積回路10に電源が与えられ動作を開始すると、機能ブロック11,12には、それぞれ電流I11,I12が流れる。機能ブロック11に流れる電流I11は、電源端子8、入力信号端子4あるいは出力信号端子4から、グランド端子5に流れる。一方、機能ブロック12に流れる電流I12は、電源端子8、入力信号端子4あるいは出力信号端子4から、グランド端子6に流れる。

グランド端子5はグランド端子6と分離しているため、電流I11はグランド端子6には流れないし、電流I12はグランド端子5には流れない。そのため、グランド端子5に電流が流れ、グランド端子5のインピーダンス5aによって、

半導体装置1の外部からグランド端子5に与えられた接地電位20と、電極25に実際に与えられている接地電位との間に電位差を生じた際、この電位差が、電流I12の大きさによって変動することはない。同様に、グランド端子6に電流が流れ、グランド端子6のインピーダンス6aによって、半導体装置1の外部からグランド端子6に与えられた接地電位20と、電極26に実際に与えられている接地電位との間に電位差を生じた際、この電位差が、電流I11の大きさによって変動することはない。

従って、機能ブロック11,12の一方の機能ブロックに与えられる接地電位は、自分自身に流れる電流の大きさのみで変動し、他方の機能ブロックに流れる電流の大きさの影響を受けない。

このように、本実施の形態1に係る半導体装置1によれば、半導体集積回路10の機能ブロックごとにグランド端子が分離されているため、上述の従来の半導体装置101とは異なり、ある機能ブロックにグランド端子を介して与えられる接地電位が、それ以外の機能ブロックに流れる電流の大きさによって変動することが無い。その結果、各機能ブロックの性能が向上する。従って、本実施の形態1に係る半導体装置101よりも向上する。

2. 実施の形態 2

図5,6は本発明の実施の形態2に係る半導体装置31の構造を示す平面図であって、図7は図6に示す矢視VI-VIにおける断面図である。図5は底面から見た際の外観を示しており、図6は上面から見た際の内部を示している。なお図6では、半導体装置31の内部の構造を示すために、図5に示すモールド樹脂33の記載を省略し、半導体装置31の外形37を破線で示している。

本実施の形態 2 に係る半導体装置 3 1 は、上述の実施の形態 1 に係る半導体装置 1 において、基本的には、グランド端子 5 , 6 の形状を変形したものである。

本実施の形態2に係る半導体装置31は、上述の半導体集積回路10と、その半導体集積回路10を収納するパッケージ32と、パッケージ32から露呈しているグランド端子66、信号端子4及び電源端子8とを備えている。

半導体装置31のパッケージ32は、図5に示すように、半導体装置31の外形37を形成するモールド樹脂33から成り、グランド端子66は、互いに分離

されているグランド端子35,36から構成されている。そして、グランド端子66、電源端子8及び信号端子4は、パッケージ32の底面に設けられている。

グランド端子35は、実施の形態1に係るグランド端子5の形状を変形したものであって、例えば略正方形の薄板である。グランド端子36は、実施の形態1に係るグランド端子6の形状を変形したものであって、例えば方形枠状の薄板である。そして、グランド端子36はグランド端子35を取り囲んでおり、電源端子8及び信号端子4はグランド端子66の周辺に配置されている。

図6,7に示すように、グランド端子35には、半導体チップ21が接合された絶縁基板42が、半導体チップ21とは反対側で接合されている。つまり、グランド端子35には、絶縁基板42及び半導体チップ21がこの順で搭載されている。なお絶縁基板42は、例えばガラスエポキシ基板や、テフロン基板である。

図6,7に示すように、グランド端子35,36は、パッケージ2の内部で、それぞれ半導体チップ21の電極25,26に、アルミワイヤ43で接合されている。これにより、グランド端子35と機能ブロック11とが電気的に接続され、グランド端子36と機能ブロック12とが電気的に接続される。なお絶縁基板42の大きさは、グランド端子35の大きさよりも小さいため、半導体チップ21の上面に形成された電極26と、グランド端子35とをアルミワイヤ43で接続することが可能となる。

モールド樹脂33は、図5,7に示すように、グランド端子66、電源端子8及び信号端子4を露出させつつ、半導体チップ21、絶縁基板42、グランド端子66、電源端子8、信号端子4及びアルミワイヤ43を封止している。本実施の形態2に係る半導体装置31のその他の構造は、上述の実施の形態1に係る半導体装置1と同じであるため、その説明は省略する。

このように、本実施の形態2に係る半導体装置31では、グランド端子36が グランド端子35を取り囲んでいる。従ってグランド端子35の電位が、信号端 子4での電位の変化の影響を受けにくくなる。

実施の形態1に係る半導体装置1では、グランド端子5,6は共に四角形であり、単に互いに隣り合って配置されているだけであった。そのため、信号端子4に例えば数十MHzのクロック信号が入力されると、その信号端子4での電位変

化によって、グランド端子 5,6の一方あるいは両方の電位が変動することがあった。そのため、電位が変動するグランド端子に接続されている機能ブロックの性能が劣化することがあった。

本実施の形態2では、一方のグランド端子が、他方のグランド端子を取り囲んでいるため、少なくとも、信号端子4における電位変化によって、その他方のグランド端子の電位が変動することを低減することができる。その結果、上述の実施の形態1に係る半導体装置1よりも、更に半導体装置32の性能が向上する。

3. 実施の形態3

図8,9は本発明の実施の形態3に係る半導体装置51の構造を示す平面図であって、図10は図9に示す矢視IX-IXおける断面図である。図8は底面から見た際の外観を示しており、図9は上面から見た際の内部を示している。なお図9では、半導体装置51の内部の構造を示すために、図8に示すモールド樹脂53の記載を省略し、半導体装置51の外形57を破線で示している。

本実施の形態 3 に係る半導体装置 5 1 は、上述の実施の形態 2 に係る半導体装置 3 1 において、信号端子を更に設け、グランド端子 3 6 がその信号端子をも取り囲んでいるものである。

本実施の形態3に係る半導体装置51は、上述の半導体集積回路10と、その半導体集積回路10を収納するパッケージ52と、パッケージ52から露呈したグランド端子66、信号端子4,54及び電源端子8とを備えている。パッケージ52は、図8に示すように、半導体装置51の外形57を形成するモールド樹脂53から成る。

信号端子54は複数設けられており、例えば、金属から成る四角形の薄板である。そして、信号端子4と同様に、パッケージ2の内部で、機能プロック11または機能プロック12に電気的に接続される。具体的には、実施の形態1で述べたように、半導体チップ21の上面の周辺には、機能プロック11,12からの出力信号が与えられる電極(図示せず)、あるいは半導体装置1の外部から機能ブロック11,12に信号を入力するための電極(図示せず)が設けられている。パッケージ52の信号端子54は、これらの電極の一部にアルミワイヤで電気的に接続されている。

機能ブロック11,12に接続されている信号端子54には、半導体装置51の外部から入力信号が与えられたり、機能ブロック11,12からの出力信号が与えられる。これにより、外部の装置からの信号が機能ブロック11,12に供給されたり、外部の装置が機能ブロック11,12からの出力信号を受け取ることができる。

グランド端子66、電源端子8及び信号端子4,54は、パッケージ52の底面に設けられており、グランド端子36はグランド端子35及び信号端子54を取り囲んでいる。

モールド樹脂53は、図8,10に示すように、グランド端子66、電源端子8及び信号端子4、54を露出させつつ、半導体チップ21、絶縁基板42、グランド端子66、電源端子8、信号端子4,54及びアルミワイヤ43を封止している。本実施の形態3に係る半導体装置51のその他の構造は、上述の実施の形態2に係る半導体装置31と同じであるため、その説明は省略する。

このように、本実施の形態3に係る半導体装置51によれば、グランド端子36が信号端子54をも取り囲んでいるため、グランド端子35のみならず、信号端子54の電位も、信号端子4での電位の変化の影響を受けにくくなる。

上述の実施の形態 2 に係る半導体装置 3 1 において、例えば、互いに隣り合う信号端子 4 の一方に、数十MH z のクロック信号が与えられ、他方に信号レベルの非常に小さいアナログ信号、例えばアンテナで受信された微弱の無線信号が入力された場合、クロック信号が入力される信号端子 4 での電位変化によって、無線信号が入力される信号端子 4 の電位が変動することがあった。そのため、無線信号が入力される機能ブロック 1 2 が、その無線信号を適切に処理できないことがあった。

本実施の形態3では、グランド端子36に取り囲まれた信号端子54が設けられているため、この信号端子54に上述のようなノイズに弱い信号を割り当てることによって、半導体装置51の内部あるいは外部で、その信号が、信号端子4での電位変化によって適切に処理されない不具合を改善することができる。その結果、上述の実施の形態2に係る半導体装置31よりも更に性能が向上する。

なお、上述の実施の形態1~3では、半導体集積回路10に電源を供給するた

めの電源端子8は一つであったが、グランド端子の周辺に複数設けても良い。

また、半導体集積回路 10 が備える機能ブロック 11, 12 に、デジタル回路及びアナログ回路を採用した場合について説明したが、他の機能を果たす機能ブロックを採用しても良い。例えば、上述の半導体装置 1, 31, 51 を、スーパーヘテロダイン方式の受信機に採用する場合、機能ブロック 11 として、RF(Radio Frequency)信号を処理する回路を採用し、機能ブロック 12 として、IF(Intermediate Frequency)信号を処理する回路を採用しても良い。

RF信号を処理する回路の具体例としては、信号端子4あるいは信号端子54に入力されたRF信号から希望信号を取り出すフィルタ回路や、そのフィルタ回路の出力を増幅するアンプ回路や、RF信号をIF信号へ変換する周波数変換回路などを含んでいる。また、IF信号を処理する回路の具体例としては、RF信号を処理する回路から出力されたIF信号をフィルタリングするフィルタ回路や、そのフィルタ回路の出力を増幅するアンプ回路や、IF信号を復調して音声信号などを取り出す復調器などを含んでいる。

また、数十mAから数 \bar{m} Aの比較的大電流が流れる回路を機能ブロック11 に採用し、数 μ A~数十 μ Aの比較的小電流が流れる回路を機能ブロック12に採用しても良い。比較的大電流が流れる回路としては、例えばスピーカアンプ回路などがあり、比較的小電流が流れる回路としては、上述の \bar{m} R F 信号を処理する回路などがある。

また上述の実施の形態 1~3では、半導体集積回路 10は2つの機能ブロック 11,12を備えていたが、3つ以上の機能ブロックを備えていても良い。例えば、アナログ回路で構成されている機能ブロックを2つと、デジタル回路で構成されている機能ブロックを1つ備えていても良い。この場合には、機能ブロック ごとにパッケージのグランド端子を分離することによって、各機能ブロックの性能が向上し、その結果、半導体装置の性能が向上する。

この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。...

請求の範囲

1. 第1の機能ブロックと、第2の機能ブロックとを有する半導体集積回路と、

前記半導体集積回路を収納するパッケージと、

前記パッケージから露呈したグランド端子及び信号端子とを備え、


前記グランド端子は、互いに分離されている第1,2のグランド端子を含み、 前記信号端子は、前記グランド端子の周囲に配置されている複数の第1の信号 端子を含み、

前記第1のグランド端子は、前記第1の機能ブロックと電気的に接続され、 前記第2のグランド端子は、前記第2の機能ブロックと電気的に接続されている、半導体装置。

- 2. 前記第2のグランド端子は、前記第1のグランド端子を取り囲んでいる、請求の範囲1記載の半導体装置。
 - 3. 前記信号端子は第2の信号端子を更に含み、

前記第2のグランド端子は、前記第2の信号端子をも取り囲んでいる、請求の 範囲2記載の半導体装置。

図 1



1:半導体装置

2:パッケージ

3:モールド樹脂


4:信号端子

5,6,16:グランド端子

WO 2004/010497 PCT/JP2002/007513

2/8

図2



10:半導体集積回路

WO 2004/010497 PCT/JP2002/007513




図4





図5



31:半導体装置

32:パッケージ

33:モールド樹脂

35,36,66:グランド端子

図6






図7



WO 2004/010497 PCT/JP2002/007513

6/8

図8



51:半導体装置 52:パッケージ 53:モールド樹脂

54:信号端子

図 9





図10









図12



INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/07513

A. CLASSIFICATION OF SUBJECT MATTER						
Int.Cl ⁷ H01L23/12						
,						
According to	o International Patent Classification (IPC) or to both na	tional classification and IPC				
	S SEARCHED					
Minimum do	ocumentation searched (classification system followed l Cl ⁷ H01L23/12, H01L21/60, H01L	oy classification symbols) 23/50 - H01T-25/04	l			
1110.	or normaly representations normal	25/50 , HOLD25/04	•			
1						
Documentat	ion searched other than minimum documentation to the					
	ayo Shinan Koho 1922—1996 L Jitsuyo Shinan Koho 1971—2002	Toroku Jitsuyo Shi				
		Jitsuyo Shinan To				
Electronic d	ata base consulted during the international search (nam	e of data base and, where pra	cticable, sear	ch terms used)		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where ap	propriate, of the relevant pass	sages	Relevant to claim No.		
	JP 9-223705 A (Hitachi, Ltd.),				
Y	26 August, 1997 (26.08.97), Column 4, line 29 to column 1	O line 31. Figs	2 +0	1		
	5	0, 11He 51, 11gs	. 2	•		
<u>A</u>	Column 4, line 29 to column 8	, line 17; colum	nn 12,	<u>2</u>		
	line 22 to column 14, line 36 (Family: none)	o; rigs. II to IS	2			
l	-					
Y	US 6025640 A (Dai Nippon Insa 15 February, 2000 (15.02.00),		isha),	1		
[Column 6, line 33 to column 7		4 to 6			
	& JP 11-233683 A Column 7, line 47 to column 9,	line 12. Eige	1 6			
	Column 7, line 47 to column 9,	, line 15; rigs.	4 60 6			
i l						
		•				
× Furth	er documents are listed in the continuation of Box C.	See patent family ann	nex.			
	categories of cited documents:	"T" later document publishe				
conside	ent defining the general state of the art which is not ared to be of particular relevance	understand the principle	or theory unde			
date	document but published on or after the international filing			elaimed invention cannot be red to involve an inventive		
	ent which may throw doubts on priority claim(s) or which is setablish the publication date of another citation or other	step when the document "Y" document of particular r		laimed invention cannot be		
	reason (as specified) ent referring to an oral disclosure, use, exhibition or other	considered to involve an combined with one or m	inventive step	when the document is		
means	ent published prior to the international filing date but later	combination being obvio	ous to a person	skilled in the art		
than th	than the priority date claimed					
Date of the actual completion of the international search 29 October, 2002 (29.10.02) Date of mailing of the international search report 12 November, 2002 (12.11.02)						
	, ,,			· · · · - ·		
Name and m	nailing address of the ISA/	Authorized officer				
Japanese Patent Office						
Facsimile No.		Telephone No.				

INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP02/07513

Category*	* Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No					
A	JP 7-312404 A (Hitachi, Ltd.),	1-3				
A	28 November, 1995 (28.11.95), Column 6, lines 33 to 37; column 8, lines 13 to 21; Figs. 1 to 5 (Family: none)	1-3				
E,A	(Family: none) JP 2002-313980 A (Niigata Seimitsu Co., Ltd.), 25 October, 2002 (25.10.02), Column 4, line 5 to column 6, line 7; Figs. 1, 2 (Family: none)	1-3				

Form PCT/ISA/210 (continuation of second sheet) (July 1998)

A. 発明の属する分野の分類(国際特許分類(IPC)) Int.Cl' H01L23/12						
調査を行った最	でった分野 水小限資料(国際特許分類(IPC)) 101L23/12, H01L21/60, H0	01L23/50, H01L25/04				
最小限資料以外の資料で調査を行った分野に含まれるもの 日本国実用新案公報 1922-1996年 日本国公開実用新案公報 1971-2002年 日本国登録実用新案公報 1994-2002年 日本国実用新案登録公報 1996-2002年 国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)						
引用文献の	と認められる文献		関連する			
カテゴリー*	引用文献名 及び一部の箇所が関連すると		請求の範囲の番号			
<u>A</u>	JP 9-223705 A (株式会社 1997.08.26 第4欄第29行-第10欄第31行 第4欄第29行-第8欄第17行目, 第36行目,図11-図13 (ファミ	目,図2-図5 第12欄第22行-第14欄	1 <u>2</u>			
区 C 概の続き	にも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。			
* 引用文献のカテゴリー 「A」特に関連のある文献ではなく、一般的技術水準を示すもの 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献(理由を付す) 「O」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願		の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの 「&」同一パテントファミリー文献				
国際調査を完了	した日 29.10.02	国際調査報告の発送日 12	.11.02			
日本国	0名称及びあて先 特許庁(ISA/JP) 復番号100-8915 5千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 田中 永一 電話番号 03-3581-1101				

C(続き).	関連すると認められる文献		
引用文献の カテゴリー*	·	関連する 請求の範囲の番号	
Y	US 6025640 A (DAI NIPPON INSATSU KABUSHIKI KAISHA) 2000. 02. 15 第6欄第33行一第7欄第48行目, FIG. 4-FIG. 6 & JP 11-233683 A 第7欄第47行一第9欄第13行目, 図4-図6	1	
A	JP 7-312404 A (株式会社日立製作所) 1995. 11. 28 第6欄第33行-第37行目,第8欄第13行-第21行目, 図1-図5 (ファミリーなし)	1-3	
ΕA	JP 2002-313980 A (新潟精密株式会社) 2002. 10. 25 第4欄第5行-第6欄第7行, 図1, 図2 (ファミリーなし)	1-3	
	-		
i¥i			
	·		